概述：在电路计划中，信号始终是工程师无法绕开的一个知识点。不管是在计划之初，还是在测试环节中，信号质量题目都值得存眷。

本文重要先容了信号相干的四类题目：信号过冲、毛刺（噪声）、回沟（台阶）、信号边沿迟钝。

一、信号过冲

如下图所示，这是信号过冲的常见波形图：

危害：

1、高出正常供电范畴，会产生闩锁效应（如今由于厂家工艺改造， 闩锁题目根本上可以得到规避。但是长时间的信号过冲会使得器件失服从增长）；

2、形成滋扰源， 对别的器件造成串扰；

3、管脚上的负电压大概使器件PN衬底（ 寄生二极管） 前向偏置，流过的大电流过大时，熔断键丝产生开路。

产生缘故起因：

1、 别的相邻信号串扰

2、 器件驱动本领太强

3、 没有匹配大概匹配不当

办理要领：

1、 PCB布线避开滋扰源和耦合路径；

2、 增长电阻匹配，参考做法是源端串电阻大概末了并电阻，减 少过冲；

如下图是差别匹配电阻下同一信号的上升沿波形，可以看出，通过调治源端匹配电阻，可以减缓信号上升沿。

二、毛刺（噪声）

如下图所示，这是毛刺的常见波形图：

危害：

轻易造成控制信号控制错误或时钟信号相位产生错误：

1、数据线上的毛刺假如被采样到，大概造成判定结果错误；

2、边沿触发的器件中，时钟线上的毛刺大概会使得采样到多余的数据 （相称于多了一拍时钟）。

产生缘故起因：

1、PCB走线串扰（比方数据线和时钟线并行走线较长，信号线安排在晶振等滋扰源附近）；

2、外界滋扰，如地线噪声等；

3、逻辑出现竞争、冒险。

注：两个输入信号同时向相反方向的逻辑电平跳变的征象（即一个由1---> 0， 另一个从0 ---> 1），称为竞争。因竞争导致在输出端大概产生尖峰脉冲的征象，，称为冒险。

办理要领：

1、控制器件布局和PCB走线，信号阔别滋扰源；

2、添加去耦电容或输出滤波等，滤波器件只管靠近信号管脚；

3、逻辑计划中添加冗余项，大概采取同步逻辑计划，克制竞争冒险。

三、回勾（台阶）

如下图所示，这是回沟、台阶的常见波形图：

危害：

1、重要是时钟类信号上的回勾有危害， 大概会使得采样到多余的数据（相称于多了一拍时钟），影响了时钟信号上升沿和降落沿的单调性；

2、对付电源信号，上电边沿的回勾大概导致体系死机，必要连合复位信号判定是否可以担当；

3、数据信号由于一样平常是在数据的中心采样，回勾的影响不是很大（除非速率很高，创建保持时间1～2ns，这时必要思量回勾对数据的影响）。

产生缘故起因：

匹配不当， 信号放射返来形成回勾。

办理要领：

增长符合的匹配电阻。

四、信号边沿迟钝

由于驱动不敷大概负载过大，信号边沿迟钝常常陪伴着信号幅度较低征象。

如下图所示，这是振荡的常见波形图：

危害：

上升、降落沿迟钝产生在数据信号线上（串口信号线，HW信号线等）时，会造成数据采样错误。

产生缘故起因：

驱动本领不敷，大概负载过大（比方链路阻抗太大）。

办理要领：

1、进步驱动本领

2、减小负载

转载请注明出处: http://www.315dw.com/view-105700-1.html